您好!欢迎访问深圳市辰仪科技有限公司网站!
全国服务咨询热线:

18138274970

当前位置:首页 > 技术文章 > 静电原理及整改建议

静电原理及整改建议

更新时间:2024-08-06      点击次数:621

一:静电放电

具有不同静电电位的物体相互靠近或直接接触引起的电荷转移。(见GB/T 4365-2003)

二:ESD抗扰度测试实质

从ESD测试配置可以看出,在进行ESD测试时,需要将静电枪的接地线接至参考接地板(参考接地板接安全地),EUT放置于参考接地板之上(通过台面或0.1m高的支架),静电放电枪头指向EUT中各种可能会被手触摸到的部位或水平耦合板和垂直耦合板,就决定了ESD测试时一种以共模为主的抗扰度测试,因为ESD最终总要流向参考接地板。

ESD干扰原理也可以从两方面来讲。首先,当静电放电现象发生在EUT中被测部位时,伴随着ESD放电电流也将产生,分析这些ESD放电电流波形的上升沿时间会在1ns以下,这意味着ESD是一种高频现象。ESD 电流路径与大小不但由EUT内部实际连接关系(这部分连接主要在电路原理图中体现)决定,而且还会受这种分布参数的影响。

事实上,在施加静电的过程中,会产生多种电容,比如放电点与内部电路之间的寄生电容、电缆与参考接地板之间的电容、和EUT壳体与参考接地板之间的电容等等。这些电容的大小都会影响各条路径上的ESD电流大小。设想一下,如果有一条ESD电流路径包含了产品内部工作电路,那么该产品在进行ESD测试时受ESD的影响就会很大;反之则更容易通过ESD测试。可见,如果产品的设计能够避免ESD共模电流流过产品内部电路,那么这个产品的抗ESD干扰的设计是成功的,ESD抗扰度测试实质上包含了一个瞬态共模电流(ESD电流)流过产品。

三:静电放电可能产生的损坏和故障

①穿透元器件内部薄的绝缘层,损毁MOSFET和CMOS的元器件栅极;

②CMOS器件中的触发器锁死;

③短路反偏的PN结;

④短路正向偏置的PN结;

⑤熔化有源器件内部的焊接线或铝线。

四:防护建议

(1PCB周围的做一圈环地作为电源地(如下图所示),其它走线在内侧。

静电原理及整改建议

2)数字地和电源地进行隔离处理(加10nF电容)。

3)地尽量完整,如果条件允许的话,主芯片的地尽量不要分割,接地导体的电连续性设计对提高系统的抗ESD能力极为重要。

4)对于PCB上的金属体,一定要直接或间接地接到地平面上,不要悬空。另外,对于较敏感的电路或芯片,在布局时尽量远离ESD放电点。

5) 针对比较敏感的电路或芯片,在信号线上加瞬态抑制保护器件进行保护,可以先预留保护器件的位置。

①:USB口(两根信号线和一根电源线一根地线)

防护方案:

静电原理及整改建议

封装SOT-143,电压5V

②:DC 5V电源口

正对地加双向保护器件(电压6V,封装SOD-214AA,功率720W

③:复位芯片:复位信号对地加超低容值ESD(电压5V,容值小于1pF,封装0402),上拉3.3V对地加低容值ESD(电压5V,容值10pF,封装0402)。

④:Flash芯片:123567脚对地加超低容值ESD(电压5V,容值小于1pF,封装0402),8脚(电源脚)对地加低容值ESD(电压5V,容值10pF,封装0402

⑤:触摸IC9101718脚对地加超低容值ESD(电压5V,容值小于1pF,封装0402

⑥:旋钮:信号口对地加低容值ESD(电压5V,容值10pF,封装0402

⑦:显示部分:信号口对地留ESD位置(电压5V,容值10pF,封装0402

⑧:温度采集IC:信号口对地加超低容值ESD(电压5V,容值小于1pF,封装0402

深圳市辰仪科技有限公司
地址:深圳市南山区西丽街道松坪山社区高新北六道16号高北十六B2写字楼一单元5A033
邮箱:noiseken@vip.163.com
传真:86-755-26919767
关注我们
欢迎您添加我们的微信好友了解更多信息:
欢迎您添加我们的微信好友
了解更多信息